IBM ha presentado una nueva arquitectura de transistor tridimensional que permite crear chips con un tamaño inferior a 1 nanómetro, lo que representa un avance en reducción de tamaño, densidad, rendimiento y eficiencia energética.

La tecnología 'nanosheet', utilizada actualmente en chips de 2 y 3 nanómetros, es la base de la nueva arquitectura 'nanostack', que apila y escalona verticalmente los transistores mediante un enlace dieléctrico simple. Este diseño tridimensional se complementa con una nueva forma de gestionar la corriente eléctrica y nuevos materiales para la puerta que controla el flujo de electricidad.

En lugar de rodear los transistores como hace 'nanosheet', en 'nanostack' estos se conectan con la corriente de manera independiente tanto por la parte frontal como por la trasera. Con ello, IBM ha conseguido un chip de 0,7 nanómetros (7 angstroms) que, con un tamaño similar al de una uña, contiene cerca de 100.000 millones de transistores, prácticamente el doble de la densidad del chip de 2 nanómetros mostrado por IBM en 2021.

Es el primer chip de la industria con elementos menores a 1 nanómetro; permitirá procesadores más veloces y eficientes.

— La Nación